tnjk.net
当前位置:首页 >> FpgA Fir滤波器 >>

FpgA Fir滤波器

如何用用FPGA实现FIR滤波器 你接到要求用FPGA实现FIR滤波器的任务时,也许会想起在学校里所学的FIR基础知识,但是下一步该做什么呢?哪些参数是重要的?做这个设计的最佳方法是什么?还有这个设计应该怎样在FPGA中实现?现在有大量的低成本IP核和工...

1、理论上大于10m就ok了,但是实际中肯定要留有余量的,40m可以,主要看你的主频能做到多少了。 2、不管是正数还是负数,在FPGA中最好都用补码表示。 3、截位当然是截断最低的位,高位截断了数据就错了。 还有问题就是你这样做肯定只能用并行的...

我发个程序给你。是11阶的FIRmodulefir(clk,x,y);input[7:0]x;inputclk;output[15:0]y;reg[15:0]y;reg[7:0]tap0,tap1,tap2,tap3,tap4,tap5,tap6,tap7,tap8,tap9,tap10;reg[7:0]t0,t1,t2,t3,t4,t5;reg[15:0]sum;always@(posedgeclk)begint0

输出的数据与你的系数进行了相乘,而且你还没有截位,当然位宽不同了。 选择好增益,适当截位就可以了。

滤波器的乘累加运算可以用DA(分布式)算法来做,用LUT和位-移位寄存器来代替乘法器,比较适合在FPGA上实现,因为FPGA就是基于LUT的吗,而且乘法器也比较占用资源。你搜一下DA算法。 这本书《基于Verilog HDL的数字系统应用设计》---国防工业出...

我的文库里面有一些资料

xilinx有个工具是DSP_TOOL,altera有个工具是DSP_BUILDER。 两个都能在matlab/simulink下设计FIR滤波器,然后直接生成VHDL或者Verilog HDL代码。 你需要做的只是设置FIR滤波器的相关参数以及类型就够了。

PUDN上有很多例子

根据你的设计的需求来设定埃

是什么FPGA ,什么版本的编译软件

网站首页 | 网站地图
All rights reserved Powered by www.tnjk.net
copyright ©right 2010-2021。
内容来自网络,如有侵犯请联系客服。zhit325@qq.com